


بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ



وزارت علوم، تحقیقات و فناوری  
دانشگاه جیرفت


# سیستمهای دیجیتال ۱

جلسه ۱۴



# محتوای درس


- پارامترهای زمانی فلیپ فلاپ ها
- ست و ریست (SR) اتوماتیک
- اشمیت تریگر
- حذف جهش سوئیچ های مکانیکی
- چند نکته عملی
- نگهدار SR دارای فعال ساز
- نگهدار D دارای فعال ساز
- فلیپ فلاپ D
- فلیپ فلاپ JK



# مقدمه

- مدارات منطقی ترکیبی: (Combinational Logic) خروجی فقط به وضعیت منطقی ورودی ها در همان لحظه وابسته است .


- مدارات منطقی ترتیبی: (Sequential Logic) خروجی به وضعیت منطقی ورودی ها در همان لحظه و خروجی های گذشته وابسته است .



- برخی از مهمترین مدارات ترتیبی: شیفتر رجیستر، شمارنده ، تایمر


- المان های پایه در مدارات ترتیبی نگهدارها و فلیپ فلاپ ها هستند .

- مهمترین انواع : نگهدارهای SR و D + فلیپ فلاپ های D و JK



# نگهدار SR


- نگهدار SR برای ذخیره سازی یک بیت استفاده می شود .
- اتصال فیدبک دار توسط گیت های NOR و NAND ساخته می شود.



- از ورودی Set برای ست کردن (یک منطقی کردن) خروجی نگهدار استفاده می شود.
- از ورودی Reset برای ریست کردن (صفر منطقی کردن) خروجی نگهدار استفاده می شود.





# نگهدار SR



- در ابتدا که برق مدار وصل می شود، وضعیت منطقی خروجی ها مشخص نیست.
- اگر  $S = 1$  و  $R = 0$  باشند، خروجی  $Q$  ست می شود و  $\bar{Q}$  می ماند حتی اگر  $S = 0$  شود.


حافظه





# نگهدار SR

• اگر  $S = 0$  و  $R = 1$  باشند، خروجی  $Q$  ریست می شود و ریست می ماند حتی اگر  $R = 0$  شود.




• اگر  $S = 0$  و  $R = 0$  باشند، خروجی  $Q$  نگهداری می شود (بدون تغییر باقی می ماند).

Hold






# نگهدار SR



نایابدار

- وضعیت  $S = 1$  و  $R = 1$  ممنوع است و نباید اتفاق بیفتد (منجر به خروجی نامشخص می شود).




$S$	$R$	$Q$	$\bar{Q}$	Comments
0	0	$Q$	$\bar{Q}$	Hold condition (no change)
1	0	1	0	Flip-flop Set
0	1	0	1	Flip-flop Reset
1	1	0	0	Not used



- جدول عملکرد نگهدار D:



# نگهدار SR




• ساخت نگهدار SR با آی سی NOR




وزارت علوم  
دانشگاه



# نگهدار SR




- اعمال سیگنال های پالسی به ورودی های ست و ریست جهت رسم دیاگرام زمان بندی



- نتیجه: خروجی نگهدار به وضعیت لحظه ای ورودی های آن وابسته است (Transparent)




# نگهدار SR




• کاربرد در ذخیره سازی اطلاعات باینری

۱۰۰۱ → ۹  
→ زمان سنج ۰-۱۲

گیت های فعال ساز



سوچ دما یا ترموستات





# نگهدار SR دارای فعال ساز

- برای سنکرون کردن عملکرد نگهدار با سیگنال های دیگر یک ورودی فعال ساز اضافه می شود.
- مدارات سنکرون به صورت همزمان با یک سیگنال کنترلی عمل می کنند .
- تا زمانی که سیگنال کنترلی فعال نباشد، تغییر وضعیتیتی هم در مدار ایجاد نمی شود.

گیت های فعال ساز


A HIGH Gate Enable allows Set and Reset to pass through.






# نگهدار SR دارای فعال ساز

- برای سنکرون کردن عملکرد نگهدار با سیگنال های دیگر یک ورودی فعال ساز اضافه می شود.
- مدارات سنکرون به صورت همزمان با یک سیگنال کنترلی عمل می کنند.
- تا زمانی که سیگنال کنترلی فعال نباشد، تغییر وضعیتیتی هم در مدار ایجاد نمی شود .






G	S	R	Q	$\bar{Q}$	Comments	
0	0	0	Q	$\bar{Q}$	Hold } S-R inputs disabled	
0	0	1	Q	$\bar{Q}$		
0	1	0	Q	$\bar{Q}$		
0	1	1	Q	$\bar{Q}$		
1	0	0	Q	$\bar{Q}$	Hold } S-R inputs enabled	
1	0	1	0	1		Reset
1	1	0	1	0		Set
1	1	1	0	0	Unused	



# نگهدار SR دارای فعال ساز


- اگر سیگنال کنترلی فعال شود، عملکرد مدار شبیه نگهدار آسنکرون است .






# نگهدار D دارای فعال ساز

- نگهدار ( Latch Data ) D با اضافه کردن یک گیت NOT به نگهدار SR ساخته می شود.
- ورودی های ست و ریست همواره قرینه منطقی همدیگر می شوند .



- حالت ممنوعه حذف می شود .

$$G=1$$




Hold


- عملکرد ۱: سیگنال کنترلی فعال <<  $D = Q$
- عملکرد ۲: سیگنال کنترلی غیر فعال << Change No




# نگهدار D دارای فعال ساز




• دیاگرام زمان بندی





# نگهدار D دارای فعال ساز


• آی سی ۷۴۷۵: شامل ۴ نگهدار D + دو سیگنال کنترلی




Operating Mode	Inputs		Out	
	$E$	$D$	$Q$	$\bar{Q}$
Data enabled	H	L	L	H
Data enabled	H	H	H	L
Data latched	L	x	$q$	$\bar{q}$

$q$  = state of  $Q$  before the HIGH-to-LOW edge of  $E$ ;  $x$  = don't care.

$Q=1$








# فلیپ فلاپ D

ساعت CLK

• فلیپ فلاپ D همانند نگهدار D است با این تفاوت که حساس به لبه های سیگنال کنترلی است .



• همچنین فلیپ فلاپ D دارای ورودی های **Preset** و **Clear** هم است که برای ست کردن و یاریست کردن آن بدون توسط به سیگنال کنترلی و وضعیت خروجی ها استفاده می شوند .






# فلیپ فلاپ D


- بلوک آشکارسازی لبه توسط تاخیرهای انتشار خود گیت های منطقی ساخته می شود.





# فلیپ فلاپ D

## جدول عملکرد




- برای ست شدن ورودی D باید **زودتر** از زمان لبه بالارونده HIGH شود .
- برای ریست شدن ورودی D باید **زودتر** از زمان لبه بالارونده LOW شود .

Operating Mode	Inputs				Outputs	
	$\overline{PRE}$	$\overline{CLR}$	$C$ ✓	$D$ ✓	$Q$	$\overline{Q}$
Asynchronous Set	L	H	x	x	H	L
Asynchronous Reset	H	L	x	x	L	H
Not used	[L	L]	x	x	H	H
Synchronous Set	[H	H]	↑	H <i>high</i>	H	L
Synchronous Reset	[H	H]	↑	L <i>low</i>	L	H

X means that we "don't care"



غیرفعال






# فلیپ فلاپ D



• آی سی ۷۴۷۴: شامل دو فلیپ فلاپ D حساس به لبه بالارونده با ورودی های ست و ریست






# فلیپ فلاپ D

• آی سی ۷۴۷۴: شامل دو فلیپ فلاپ D حساس به لبه بالارونده با ورودی های ست و ریست





AS = asynchronous Set  
 AR = asynchronous Reset  
 SS = synchronous Set  
 SR = synchronous Reset



# فلیپ فلاپ D

- کاربرد فلیپ فلاپ D در اتصال نمایشگر به میکروکنترلر (آی سی 74HCT273)








# فلیپ فلاپ JK

$S \rightarrow J$   
 $R \rightarrow K$


- فلیپ فلاپ JK همانند نگهدار SR است با این تفاوت که حساس به لبه است و یک مد جدید Toggle هم برای زمانی که هر دو ورودی یک منطقی هستند، اضافه شده است.
- کاری مدهای: Set, Reset, No Change, Toggle







# فلیپ فلاپ JK

- فلیپ فلاپ JK همانند نگهدار SR است با این تفاوت که **حساس به لبه** است و یک مد جدید **Toggle** هم برای زمانی که هر دو ورودی یک منطقی هستند، اضافه شده است.
- **کاری مدهای:** Toggle، No Change، Reset، Set.



Toggle





# فلیپ فلاپ JK

- فلیپ فلاپ JK همانند نگهدار SR است با این تفاوت که **حساس به لبه** است و یک مد جدید **Toggle** هم برای زمانی که هر دو ورودی یک منطقی هستند، اضافه شده است.
- **کاری مدهای:** Set, Reset, No Change و Toggle


Inputs			Outputs		Comments
$J$	$K$	CLK	$Q$	$\bar{Q}$	
0	0	↑	$Q_0$	$\bar{Q}_0$	No change
0	1	↑	0	1	RESET
1	0	↑	1	0	SET
1	1	↑	$\bar{Q}_0$	$Q_0$	Toggle

↑ = clock transition LOW to HIGH

$Q_0$  = output level prior to clock transition



# فلیپ فلاپ JK



- دیگرام زمان بندی

